


4月9日《数字逻辑设计》作业

4月23日，请用照片或者 pdf 教学网提交

1. 用 JK 触发器和任意的逻辑门实现 D 触发器，画出电路图。
2. 考虑触发器的建立时间 20ns，传输延时 10ns，保持时间 13ns，请问：
 - 1) 假定组合逻辑的延时 0ns，请问电路是否能正常工作。如果不能，组合逻辑的延时最小需要多少？这种延时下电路的最大频率是多少？
 - 2) 假定组合逻辑通常延时 75ns，最坏延时 100ns，该电路的最大频率是多少？



3. 使用两个级联的 163 计数器实现 6 位偏移计数器，计数器在 000010 和 110011 之间循环计数。确保当外部复位信号有效时，计数器从 000010 开始。外部使能信号 EN 为 1 时计数，否则停止计数。